電路拆分與Placement建議

PIPE_SAR_DSM_ADC_12b 版圖規劃（拆分 · placement · 驗證前置）

範圍｜`PIPE_SAR_DSM_ADC_12b`（top）＝ 2× interleaved `PIPE_SAR_DSM_CH` + bias gen + phase-split + 12× 輸出 MUX
來源｜`pipelined_SAR_DSM_ADC_ISSCC2021_fixed_v3.netlist`（auCdl / schematic view），top cell `PIPE_SAR_DSM_ADC_12b` **製程**｜Samsung 7nm FinFET（SF7P）｜VDD_CORE 0.8 V｜Cu = 2.7 fF（MOMCAP_SF7）
規格｜12-bit · 600 MS/s（2 通道各 300 MS/s）· die 160 µm × 230 µm（0.037 mm²，取自 header）
架構｜1st stage 7b SAR + bootstrapped CDAC + StrongARM → 源極隨耦 RT_BUF 殘差 → 2nd stage 2 階 CT incremental DSM（6.5b）→ 輸出 MUX
示意圖｜`PIPE_SAR_DSM_12b_floorplan.svg`（同批交付）

> 所有面積、well 結構、寄生數字皆為規劃估算，標 `[PDK-CHECK-REQUIRED]`；取得 SF7P PDK 前不要據此定案尺寸。

---

0. 一句話結論

這顆的 floorplan 不是被面積決定，是被**兩個對稱約束**決定，先把它們當骨架，其餘才是填空：

1. **兩通道 interleave 對稱**：CH0/CH1 及其 `CKSAMP` 佈線必須逐 via 鏡射，通道間 skew < 1–2 ps。量測 SFDR 在 600 MS/s（71.1 dB）比 300 MS/s（79.4 dB）掉 8 dB，差距主要就住在這裡（SEM F2/F7）。
2. **RT_BUF 與 FB_BUF 複製路徑貼齊**：整顆 ADC 靠 `A_SIG / A_FB = 1` 消 inter-stage gain error，**沒有 gain calibration**。這個 1 完全靠 RT_BUF（主路徑）與 FB_BUF 內的 replica SF 放在一起、共 VBIAS、共質心來成立（SEM F5）。分開放，gain 匹配就作廢。

另外有三顆「無實體」元件會直接卡 LVS，畫版圖前必須先換掉（見第 8 節）：DSM 回授的行為級 VCCS `G_fb_p/n`、理想電流源 `II_bias_ref`、以及所有客製 cell 要有對應 layout。

---

1. 電路拆分（partition）

1.1 階層樹

```
PIPE_SAR_DSM_ADC_12b (top, 2×interleaved)
├─ MM_bias_src + II_bias_ref ............ 偏壓產生（875µA，兩通道共用）
├─ XI_asc_ref / XI_dsm_clk0 / XI_dsm_clk1  時脈緩衝（INV_X4）
├─ XI_phase_ctrl (PHASE_SPLIT_CTRL) ..... 產生 CK_OUT_MUX（600MS/s, 50%）
├─ XI_ch0 (PIPE_SAR_DSM_CH) ............. 通道0（0°）
│   ├─ XI_bsp / XI_bsn (Bootstrap_SW_SF7) 取樣開關 ×2
│   ├─ XI_cdac (CDAC_7b_SF7) ............ 7b 差動電容陣列（=8× CDAC_SW）
│   ├─ XI_comp (COMP_DYN_SF7) .......... StrongARM 比較器（SAR 1st）
│   ├─ XI_asc (ASC_CLK_GEN_SF7) ........ 自適應時脈（3級ring-osc + 7×DFF）
│   ├─ XI_sar (SAR_LOGIC_7b) ........... SAR 狀態機（7×DFF）
│   ├─ XI_rtbuf (RT_BUF_SF7) ........... 源極隨耦殘差緩衝
│   ├─ XI_dsm (CT_DSM_CH_SF7) .......... 2階 CT-DSM
│   │   ├─ XI_intg1/2 (GMC_INTEG_SF7) .. Gm-C 積分器 ×2
│   │   ├─ XI_quant (DSM_QUANT_1p5b) ... 1.5b 量化器（2×Comp + 4×DFF）
│   │   ├─ XI_fbuf (FB_BUF_SF7) ........ 回授複製（replica CDAC+SF+dummy comp）
│   │   ├─ G_fb_p / G_fb_n ............. ★ 回授轉導（行為級 VCCS）
│   │   └─ XI_dreg0..5 (DFF_SR_N7) ..... DSM 輸出暫存 ×6
│   └─ XI_rb6..rb11 (DFF_SR_N7) ........ 粗量化 B11–B6 輸出暫存 ×6
├─ XI_ch1 (PIPE_SAR_DSM_CH) ............. 通道1（180°，CH0 鏡射）
└─ XI_mux0..11 (MUX2) ................... 輸出多工 ×12 → B[11:0]
```

1.2 實體分區對照表

以「放在版圖哪一區」為主軸重新歸類（跨越 netlist 階層）。域＝A(類比)/D(數位)/CK(時脈)/REF(參考偏壓)。

#	實體區塊	對應 subckt / 元件	域	敏感度	每通道實例	粗面積佔比 `[PDK-CHECK]`
B1	取樣前端	Bootstrap_SW_SF7 ×2	A	★★★	2	小；含 boosted n-well
B2	CDAC 電容陣列	CDAC_7b_SF7（8× CDAC_SW，M_TG 64→1）	A	★★★	1（256 Cu 差動）	大（單通道最大類比塊）
B3	CDAC 底板開關	CDAC_SW 內 MOS（M_TG 縮放）	A/D 邊界	★★	隨 B2	中
B4	SAR 比較器	COMP_DYN_SF7（XI_comp）	A	★★★	1	小
B5	殘差緩衝	RT_BUF_SF7（XI_rtbuf）	A	★★★	1	中
B6	回授複製	FB_BUF_SF7＝ replica CDAC + replica SF + dummy comp	A	★★★	1（再一組 256 Cu）	大（**面積翻倍主因**）
B7	Gm-C 積分器	GMC_INTEG_SF7 ×2 + 積分/求和電容	A	★★★（積分1最甚）	2	中
B8	1.5b 量化器	DSM_QUANT_1p5b（2×COMP + 4×DFF）	A/D 邊界	★★	1	小
B9	SAR 邏輯	SAR_LOGIC_7b（7×DFF + inv）	D	★	1	小
B10	自適應時脈	ASC_CLK_GEN_SF7（3級 ring-osc + 7×DFF）	CK/D	噪源	1	小；**噪源**
B11	DSM 暫存	DFF_SR_N7 ×6（dreg）+ ×6（rb 輸出暫存）	D	★	12	中（DFF 多）
—	偏壓產生	MM_bias_src + II_bias_ref（875μA）	REF	—	top 共用	小
—	相位/多工	PHASE_SPLIT_CTRL + MUX2 ×12	D	★	top 共用	小
—	時脈緩衝	INV_X4 ×3（asc_ref / dsm_clk0 / dsm_clk1）	CK	★★	top 共用	小

全晶片累計：CDAC ×4（2 主 + 2 replica）、比較器 ×8、SF 緩衝 ×4（2 主 + 2 replica）、Gm-C 積分器 ×4、DFF ×60、MUX2 ×12。

> **重點觀察**：`FB_BUF` 內含一整組 replica CDAC（256 Cu）+ replica SF + dummy comp。這代表**電容面積實質翻倍**（每通道 2 組 CDAC）。這不是浪費，是這顆「免 gain 校準」架構的代價 — 但 floorplan 一定要把 replica 當一等公民安排位置，不能塞角落。

---

2. Top-level floorplan

包絡 **160 µm（W）× 230 µm（H）**，整體對 **中央垂直軸（x = 80 µm）** 鏡射：CH0 在左、CH1 在右，中央走一條共用脊（參考 / 偏壓 / 時脈）。由上而下分帶：

帶	內容	為什麼放這
輸入取樣帶（頂）	Bootstrap SW ×2/通道；VINP/VINN 從中央往兩側對稱分佈	輸入要以等長、等寄生到兩通道取樣開關，中央饋入最對稱
CDAC + 比較器帶	CDAC 差動陣列 + 底板開關 + StrongARM（比較器貼陣列頂板）	頂板 `net_rdp/rdn` 是最敏感節點，比較器越近寄生越小

帶	內容	為什麼放這
殘差帶	RT_BUF ‖ FB_BUF replica（左右相鄰）；中央走 VBIAS 脊	RT_BUF 與 replica 必須貼齊共偏壓（F5）；殘差 `net_res` 往下走最短
DSM 積分/量化帶	Gm-C 積分1→積分2→1.5b 量化器	沿殘差往下自然接續；積分1 節點最敏感，遠離數位
數位帶（底）	SAR logic、ASC(ring-osc)、DSM regs、MUX、B[11:0]、偏壓產生	數位切換雜訊集中最底，與類比之間用 DNW + 雙 guard ring 切開

中央脊（CH0/CH1 之間）自上而下承載：VIN 分佈 → REFP/REFN/VCM 參考匯流排（大電容去耦）→ VBIAS 偏壓脊（875 µA star routing）→ CKSAMP/CKASC 時脈脊。這條脊本身是「共用資源」，但要注意它把時脈（噪）帶穿類比區，所以脊要做成 **VSS 屏蔽的走線通道**，不是裸走線。

兩個 ring-osc（ASC）擺數位帶最外側兩角 — 它們是振盪噪源，離 CDAC 頂板 / 比較器輸入 / 積分器越遠越好。

示意圖見 `PIPE_SAR_DSM_12b_floorplan.svg`。

---

3. 逐區塊 placement 規則

B2 CDAC 差動陣列

- 每半（P/N）內部做 common-centroid；**MSB（64 Cu）放最靠中央軸**，因為權重大的位元，走線不對稱造成的誤差也放大 64 倍。
- P 半與 N 半對通道內軸鏡射，**不跨軸交叉指**。
- 最外圈一整圈非接線 dummy，吸收 LOD / WPE（FinFET 對這尤其敏感）。
- 頂板（VOUTP/VOUTN = `net_rdp/rdn`）走高層金屬短距接到比較器；底板往下接開關列。
- **CDAC_SW 的 `M_TG` 從 64 到 1 縮放**：MSB cell 的開關是 LSB 的 64 倍寬，版圖上要按權重排、開關列對齊各自電容行，避免長橫向繞線破壞對稱。

B1 Bootstrap 取樣開關

- `CC_fly`（3.2 fF 飛電容）到 `MM_sw` 閘極（`net_g`）連線要最短 — boost 效率 = Cfly/(Cfly+Cg+Cpar)。
- `MM_pg / MM_chg` 的 bulk 接 `net_fly`（飛升節點）→ 需要一個**隨 net_fly 擺動的隔離 n-well**，DRC 的 well spacing / DNW enclosure 要先留空間。
- 兩通道、以及同通道 P/N 兩顆 bootstrap 的輸入走線長度必須相等，否則取樣時刻差開 → interleave 相位誤差。

B4 / B8 比較器（StrongARM）

- 主比較器（B4）貼 CDAC 頂板放，`net_rdp/rdn` 對稱進 INP/INN。
- 量化器（B8）內 2 顆比較器要彼此鏡射（1.5b 三準位靠 ±Vref/4 門檻，門檻對稱靠 layout）。
- `net_s`（tail）是快速切換點，鄰近走線要屏蔽避免 kickback 打回 `net_rdp/rdn`。

B5 + B6 RT_BUF ‖ FB_BUF replica（最關鍵）

- 主 RT_BUF（`XI_rtbuf`）與 FB_BUF 內 replica SF（`XI_rtsf`）**相鄰、共質心、共 VBIAS 幹線**。gain 靠這對匹配，不靠校準（F5）。
- SF 的 NMOS body（`MM_sfp/sfn`）目前接 VSS（fixed_v3 已修）。若要 `Asf→1`（消 body effect）需 triple-well / deep-NWELL NMOS 或改 PMOS-SF 自成 n-well 接 source — **這會改變該區 well 結構與面積，畫之前先用 DC/AC 模擬拍板**。
- `CC_byp`（源極旁路）與 `CC_ld`（負載）跟 SF 疊在正上方（M4–M7），不佔矽面積。

B7 Gm-C 積分器

- 積分1 的輸出節點（掛 `CC_intp/n` 100 fF）是 DSM 最敏感節點 — 放在遠離數位帶、遠離 ring-osc 的位置。
- 兩顆積分器差動對鏡射；`net_ip`（diode-connected 鏡像源）兩側對稱。
- 求和電容 `CC_sum*`（把回授與前級相加）要靠近積分1 輸入，縮短回授路徑。

B9–B11 數位（SAR / ASC / DSM regs）

- 整個數位帶包在自己的 guard ring 內，與類比之間 DNW + 雙 guard ring。
- **ASC 的 3 級 ring-osc（`XI_ro0/1/2`）擺最外角**、單獨屏蔽井；它的頻率決定 ASC 時脈，也是最強的週期性噪源。
- SAR logic 靠近 CDAC 底板開關（B3），縮短 B[6:0] 控制線；但控制線跨過類比/數位邊界時要走屏蔽通道。

中央脊（參考 / 偏壓 / 時脈）

- REFP/REFN 要低阻抗、寬金屬、就近大電容去耦 — CDAC 每次翻轉都要 REF 在 CKASC 週期（7 cycle）內穩定（F4）。
- VBIAS（875 µA）用 star routing 對稱分到兩通道的 RT_BUF/replica/積分器，每個消費端就近 decap。
- CKSAMP（低 jitter，取樣用）與 CKASC（SAR 用）分開走；若真實 4.8 GHz CKDSM 存在，它要獨立屏蔽脊（見第 8 節第 7 點）。

---

4. 敏感訊號與屏蔽

訊號	意義	規則
`net_rdp/rdn`	CDAC 頂板＝比較器輸入	**最敏感**。最短、逐 via 對稱、上下 VSS 屏蔽；不得被數位線跨越
`net_resp/resn`	RT_BUF 殘差輸出→DSM	差動對稱；避免鄰近時脈耦合（殘差擺幅小）
積分1 輸出（`CC_int` 節點）	DSM 最敏感	遠離 ring-osc / 數位；短、屏蔽
`VBIAS`（net_vbias）	全域偏壓	star routing + 就近 decap；ΔVBIAS 直接變兩通道失配
`CKSAMP_CH0/CH1`	取樣時脈	逐 via 鏡射，skew < 1–2 ps（F2）；低 jitter 佈線、屏蔽
ring-osc `net_ro0/1/2`	ASC 振盪	噪源，包屏蔽井、遠離上述所有敏感線
REFP/REFN	參考	低 R、寬、大 decap，settling 進 7-cycle 窗（F4）

---

5. LVS 前置清單

- **★ 換掉行為級元件**（否則 LVS 找不到對應，直接卡）：
  - `G_fb_p / G_fb_n`（VCCS 500 µ）＝ DSM 回授轉導 → 換成真實 Gm cell 或 FB DAC 電流注入。
  - `II_bias_ref`（DC 875 µA 理想電流源）→ 接 bias pad，或放真正的 current reference / bandgap 分支。
- **客製 cell 要有對應實體 layout**：`DFF_SR_N7`、`CDAC_SW_SF7`、`Bootstrap_SW_SF7`、`COMP_DYN_SF7`、`RT_BUF_SF7`、`GMC_INTEG_SF7`、`MUX2` 等，LVS golden netlist 的 device/pin 要跟畫出來的 cell 一致。
- **供電分域**：VDD_CORE / VSS 若之後拆類比/數位電源，LVS 網要一致；目前 deck 單一 VDD_CORE，別在 layout 意外把它切成兩個未連的 net。
- **RESET 全域 port 內部未接**（fixed_v3 註記為保留）→ LVS 通常放行，但建議明確 NC 標註或 tie-off，避免後續 antenna / floating-gate 誤報。
- `M='M_TG'` **單引號寫法**：auCdl / Calibre 可接受；若同一 deck 還要 ngspice 模擬需改 `{}`（你的 R-note：HSPICE 單引號不相容 ngspice）。

---

6. DRC 重點

- **Well 分域與間距**：Bootstrap 的 boosted n-well、SF 若走 triple-well、類比 n-well 與數位 n-well 之間都要留足 well spacing；DNW enclosure 在 7nm 會顯著放大面積，先估。
- **匹配 dummy**：CDAC 外圈 dummy ring、SF/積分器差動對周邊 dummy fin，統一 orientation、min-L 一致（防 LOD/WPE 梯度）。
- **Density fill**：CDAC 陣列大面積空隙會踩 metal/poly/OD density；用陣列自帶 dummy 或在**避開匹配區**的前提下補 fill。
- **Antenna**：長時脈線（CKSAMP/CKASC/CKDSM）與 DAC 控制線（B[6:0]、SAMPLE）→ antenna diode 或跳高層金屬。

- **FinFET 規則**：連續 OD/poly（匹配行不斷擴散）、單向 poly、on-grid 擺放。

---

7. PEX / 對稱萃取重點

- **對稱寄生**：所有差動對（`net_rdp/rdn`、`net_resp/resn`、積分器 P/N）與 **interleave 配對**（CH0 vs CH1 的對應線）要逐線核對寄生對稱 — 不對稱直接變 offset / HD2 / interleave spur。做法：畫成同一 cell 的鏡射實例，不要各畫一次。
- **頂板 Cpar 最小化**：比較器貼陣列、頂板走高層厚金屬、避免跨噪線；萃取後確認 `net_rdp/rdn` 對地 Cpar 沒吃掉 LSB 餘裕。
- **VBIAS / REF 網路 R**：PEX 後確認 VBIAS 到各消費端的 IR drop 與 RC settling，REF 在 7-cycle 窗內穩定。
- **replica 追蹤**：萃取後比對 RT_BUF vs FB_BUF replica 的等效 gm/負載，確認 `A_SIG/A_FB` 仍 ≈ 1（gain error 殘差 → F5）。
- **時脈 skew**：從萃取的 RC 反推 CH0/CH1 CKSAMP 到取樣開關的延遲差，維持 < 1–2 ps（F2/F7）。

---

8. 規劃時發現的 netlist 問題（畫版圖前先處理）

> 做 floorplan 必須逐顆確認接到哪、放在哪，順帶做了連線稽核。前三項在處理之前，版圖介面（尤其 DSM 回授與偏壓）定不下來。

致命 / 高（無實體或會卡 LVS / 白畫）

1. **[LVS-blocker] DSM 回授是行為級 VCCS**：`G_fb_p/G_fb_n`（500 µ）在 `CT_DSM_CH_SF7` 內把 FB_BUF 輸出注回積分1 求和節點。VCCS 無實體 → LVS 無對應元件。**修法**：換成真實 Gm cell 或 FB DAC 電流注入；這也決定積分1 求和節點的實體介面與位置，要先定。
2. **[LVS-blocker] 偏壓是理想電流源**：`II_bias_ref`（875 µA DC I-source）+ `MM_bias_src`（PMOS diode）。理想源無 layout。**修法**：接 bias pad 或放真正 current reference；`net_vbias` 是兩通道共用關鍵偏壓，位置與 star routing 要先拍板。
3. **[高] RT_BUF 與 FB_BUF replica 必須相鄰（F5）**：gain 靠 replica matching 消，無 gain cal。主 `XI_rtbuf` 與 DSM 內 `XI_fbuf` 的 `XI_rtsf` 要貼齊、共 VBIAS、共質心。分開放 gain 匹配作廢。
4. **[高] 兩通道 interleave 對稱（F2/F7）**：CH0/CH1 及 CKSAMP 佈線逐 via 鏡射，skew < 1–2 ps。做成同一 cell 的鏡射實例。

中（影響 well 結構 / 電性，畫前要決定）

1. **[中] SF NMOS body 只能接 VSS（除非 triple-well）**：fixed_v3 已把 bulk 退回 VSS。若要 `Asf→1`（body-effect 消除，SFDR +6–8 dB）需 deep-NWELL/triple-well NMOS 或改 PMOS-SF 自成 n-well 接 source — 改變 well 結構與面積，先用 DC/AC 定案再畫。
2. **[中] Bootstrap 的 boosted n-well**：`MM_pg/MM_chg` bulk = `net_fly`，需隨飛升節點擺動的隔離 n-well；DRC 的 well spacing / DNW enclosure 要留。
3. **[中] 4.8 GHz CKDSM 實際上沒生成**：netlist 只用 `INV_X4(CKSAMP)` 當 CKDSM，頻率沒乘上去（同頻反相/緩衝而已）。真實 4.8 GHz DSM 時脈的來源（PLL/DLL）與樹狀分佈**不在此 deck**。floorplan 要先預留一條獨立屏蔽時脈脊與時脈源空間，否則後補會撞版。
4. **[中] ASC 內含 3 級 ring-osc**（`XI_ro0/1/2`）：是振盪噪源且決定 ASC 頻率；務必遠離 CDAC 頂板 / 比較器輸入 / 積分器，單獨屏蔽井。

低（LVS 合法但要處理乾淨）

1. **[低] RESET 全域 port 內部未接** → 明確 NC 標註或 tie-off，避免 antenna / floating-gate 誤報。
2. **[低] 多個 DFF 的 QB（`net_*b`、`net_sr*b`）driven-but-unloaded**：合法（有驅動、只是沒負載），但浪費一顆 inverter、增加 antenna 面；掃 layout 時確認不觸發 floating-net。
3. **[低]** `M='M_TG'` **單引號**：auCdl/Calibre 可；ngspice 需改 `{}`。

---

9. 建議順序

1. 先處理第 8 節 1/2 — DSM 回授（G_fb）與偏壓（II_bias）換成實體，這決定 DSM 求和節點與 VBIAS 的實體介面，介面沒定版圖畫下去要重來。
2. 第 8 節 5 拍板 SF body 策略（VSS vs triple-well），因為它改 well 結構與該區面積。
3. DC/AC operating point 驗證（含 `Asf`、CM 點、REF settling）。
4. 取得 SF7P PDK 的 MOM 密度與 well/DNW 規則，重算第 1.2 節面積與各區包絡。
5. 畫 CDAC 單位 cell → 差動陣列 → 頂板/底板繞線 → 比較器貼齊 → RT_BUF ‖ replica → Gm-C → 數位帶。全程兩通道以鏡射實例成對畫。
6. Post-layout 萃取後回頭核對：`net_rdp/rdn` 對稱 Cpar、`A_SIG/A_FB ≈ 1`、CH0/CH1 CKSAMP skew < 1–2 ps、VBIAS/REF settling。

參考

- 上傳 `pipelined_SAR_DSM_ADC_ISSCC2021_fixed_v3.netlist`（582 行，auCdl schematic view）
- Baek et al., “A 12b 600MS/s Pipelined SAR + 2×-Interleaved Incremental ΔΣ ADC with Source-Follower-Based Residue-Transfer Scheme in 7nm FinFET,” ISSCC 2021, Session 10.5 — Fig. 10.5.2（FB-BUF replica 回授路徑）、量測 SNDR/SFDR 與 die area 0.037 mm²
- 內部 SEM Failure Rules：F1[Gain]、F2[Clk_Skew]、F4[CDAC_Settle]、F5[FB_Match]、F7[Interleaving]、F8[MUX_Glitch]

附錄 A：CDAC common-centroid 細部（cell-level）

> 對應圖：`CDAC_common_centroid_placement.svg`。配置由程式產生並驗證。

- 每側 128 Cu 排成 **16×16 主陣列**（P/N 交錯共用同一塊），外圈一整圈 dummy ring。
- 以 **180° 點對稱**產生並驗證：`bit1–bit6` 的 P 側與 N 側，每個位元的單位電容質心都精確落在陣列中心 (7.5, 7.5) → 線性梯度（製程/應力/溫度）自動抵消。
- weight-1 的 `bit0` 與 `term` 放最中央 2×2，P/N 反向偏置 → **差動質心平衡**（殘差權重僅 1 LSB，可忽略）。
- **MSB（bit6, 64 Cu）打散鋪滿全陣列、不群聚**；群聚會把梯度直接放大成 INL（權重越大越嚴重）。
- 差動採 **P/N 交錯共質心**（比左右分兩塊更能抵消差動 offset 梯度）；若頂板繞線太複雜，可退成左右鏡射兩陣列。
- 單位電容 MOM 疊層：M11 頂板→VOUT｜M8/M3 接 VSS 屏蔽夾住 M7–M4 本體｜M2 底板→開關。頂板走高層＝以 CP 換 RP，M8/M3 屏蔽把 CP 壓回。
- 底板開關列按 `M_TG(64→1)` 縮放並對齊各自電容行，避免長橫向繞線破壞對稱。
- 驗證掛鉤：**LVS** 核 VOUTP/VOUTN 頂板連通與 `M_TG` ↔實體 finger 數；**DRC** density fill 只補 dummy 區、避開匹配單位、統一 orientation/min-L；**PEX** 核對 `net_rdp/rdn` 對地 Cpar 對稱（不對稱→offset/HD2）。

附錄 B：RT_BUF ‖ FB_BUF replica 源極隨耦器（element-level）

> 對應圖：`RTBUF_replica_common_centroid_placement.svg`。這是整顆「免 gain 校準」架構最關鍵的匹配結構（SEM F5）。

元件清單（每顆 buffer）：SF NMOS `MM_sfp/sfn`（W=504n L=7n **M=12**，body=VSS）、bias PMOS `MM_bp/bn`（W=252n L=14n **M=6**，gate=VBIAS，n-well@VDD）、旁路 `CC_byp`（20fF，掛 VS_P/N）、負載 `CC_ld`（50fF，掛 VOUTP/N）。FB_BUF 內的 `XI_rtsf` 是同一顆 RT_BUF_SF7 的複製。

- **兩層對稱**：
  ① 每顆 buffer 內 P/N 以 **ABBA 交指共質心**（消單一 buffer 的差動 offset）；
  ② 主 SF（`XI_rtbuf`）與 replica SF（`XI_rtsf`）再以**鏡射實例、共質心貼齊**（消 `A_SIG/A_FB` gain 失配）。畫成同一 cell 的鏡射實例，不要各畫一次。
- **VBIAS 共幹**：主/replica 共 4 顆電流源 gate 接**同一條 VBIAS 幹線**、逐 gate 對稱分接 + 就近 decap；ΔVBIAS 直接變 gain / CM 失配。

- **SF body = VSS**（fixed_v3 現況）。若要 `Asf→1` 消 body effect（SFDR +6–8dB）→ 需 triple-well / DNW NMOS 或 PMOS-SF 自成 n-well 接 source；**改 well 結構與面積，先 DC/AC 拍板再畫**。
- **邊界與疊層**：兩端補 dummy finger、統一 orientation / min-L（WPE/LOD）；`CC_byp`（VS）、`CC_ld`（VOUT）以 MOM 疊在元件正上方（M4–M7 本體、M3/M8 接 VSS 屏蔽、M2 接節點），不佔矽面積。
- **驗證掛鉤**：**LVS** 對 `M=12`(SF)/`M=6`(bias) finger 數與 body/well tap；**DRC** n-well(VDD)/p-sub(VSS) 分域 + guard ring、triple-well 需 DNW enclosure；**PEX** 萃取後比對主 vs replica 等效 gm 與負載使 `A_SIG/A_FB ≈ 1`、VBIAS 幹線 IR/RC 對稱、VS 節點 Cpar 對稱。